表现形式贴片
设计工具IDE
设计类型精简
用途电子
品牌普冉
PY32F002BW15
芯片内设计 Power on reset (POR)/Power down reset (PDR)模块，为芯片提供上电和下电复位。该模块在
各种模式之下都保持工作。
IWDG
RCC_Acon
PWR_Acon
LSE
ADC
COMP
IO_CTRL
VCC
VCCA
IO Ring
CPU Core/Digital Peripherals
VCC domain
VCCIO domain
VCCA domain
FLASH
VR
LPTIMER
HSI
VCCIO
LSI
HSI_10M
SRAM
PWR_CR1[18]
VDDP
VDDA
BG
POR
PDR
BOR
PMU
VDD domain
VDD
VDD1
VDDAPY32F002B Datasheet
9/50
2.5.2.2. 欠压复位(BOR)
除了 POR/PDR 外，还实现了 BOR (brown out reset)。BOR 仅可以通过 option byte，进行使能和关闭操
作。
当 BOR 被打开时，BOR 的阈值可以通过 Option byte 进行选择，且上升和下降检测点都可以被单独配置。
VCC
VPDR
VPOR
VBORF1
VBORR1
VBORF2
VBORR2
VBORF3
VBORR3
VBORF4
VBORR4
Reset with BOR off
Reset with BOR on
(VBOR8 VBOR1)
POR/BOR rising thresholds
PDR/BOR falling thresholds
t
tRSTTEMPO
tRSTTEMPO
VBORF5
VBORR5
VBORF6
VBORR6
VBORF7
VBORR7
VBORF8
VBORR8
图 2-3 POR/PDR/BOR 阈值
2.5.3. 电压调节器
芯片设计两个电压调节器：
MR (Main regulator)在芯片正常运行状态时保持工作。
LPR (low power regulator)在 stop 模式下，提供更低功耗的选择。
2.5.4. 低功耗模式
芯片在正常的运行模式之外，有 3 个低功耗模式：
Sleep mode：CPU 时钟关闭 (NVIC，SysTick 等工作)，外设可以配置为保持工作。(建议只使能必须
工作的模块，在模块工作结束后关闭该模块)
Stop mode：该模式下 SRAM和寄存器的内容保持，高速时钟 PLL、HSI和 HSE关闭。GPIO，IWDG，
nRST， COMP output， LPTIM 可以唤醒 stop 模式
http://lzysh.b2b168.com
